減法則(Law of Diminishing Return)在傳統(tǒng)處理器架構(gòu)的進(jìn)展方面已經(jīng)明顯體現(xiàn)出來。每一代新工藝幾何尺寸和新興微架構(gòu)的進(jìn)步,在相應(yīng)性能上所能帶來的增益正在逐漸減少──顯然,借助更快速度以實(shí)現(xiàn)摩爾定律的方法不再靈驗(yàn)!功耗和微架構(gòu)改良的限制,使單一處理器的發(fā)展前景受挫,業(yè)界的關(guān)注焦點(diǎn)已轉(zhuǎn)向多處理器或多核芯片架構(gòu)的開發(fā)潛力。
FPGA的應(yīng)用,若采用多核處理器實(shí)現(xiàn),也能降低成本和功耗。
作者:Peter Claydon
首席運(yùn)營官兼共同創(chuàng)辦人
picoChip公司